PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-228298

(43) Date of publication of application: 09.10.1991

(51)Int.Cl.

G11C 29/00 G11C 16/06

(21)Application number: 02-022619

(71)Applicant: NEC CORP

(22)Date of filing:

31.01.1990

(72)Inventor: YAMAGUCHI MASAYUKI

(54) DATA STORE SYSTEM

(57)Abstract:

PURPOSE: To increase the entire lifetime of an EEPROM by allocating plural blocks having a single using information bit respectively to the information which are frequently rewritten.

CONSTITUTION: When the information is written into a 1st block, the using information bit of the 1st block is set at 1 with the using information bits of other blocks set at 0 respectively. Under such conditions, the contents of the 1st block are valid. When the new information is written, the using information bit of a 2nd block is inverted to 1 from 0 and the information is written into the 2nd block. When the information is read out, the using information bit 1a of the 1st block is compared with the using information bit 1b of the 2nd block. If no coincidence is obtained between both bits, the contents of the 1st block are read out as the valid information. When the coincidence is obtained between both bits, the bit 1b of the 2nd clock is compared with the using information bit 1c of a 3rd block. If no coincidence is obtained between both bits, the perturbation of the 1st block is compared with the using information bit 1c of a 3rd block. If no coincidence is obtained between both bits, the centertal perturbation is obtained between both bits, the centertal perturbation is obtained between both bits.

ド トレス	ri 8.
(75 (7 0 ,7) 0000 Tal	Za
(第278~2)0001 16	26
(3537.0:7) 00 02 1c	Zc
CR410.910003 12	27
1004	ä ·
0006	-4
0007	.5
	: 7

coincidence is obtained between both bits, the contents of the 2nd block are read out as the valid information. As a result, the entire lifetime of an EEPROM is increased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

⑩ 日本 国 特 許 庁 (J P)

① 特許出願公開

@ 公 開 特 許 公 報 (A)

平3-228298

®Int. Cl. 5 G 11 C 29/00 識別記号

庁内整理番号

❸公開 平成3年(1991)10月9日

16/06

301 A 7737-5B

> 7131-5B G 11 C 17/00

309 F

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 データ格納方式

②特 願 平2-22619

223出 願 平2(1990)1月31日

20発 明 者 山口 幸 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区芝5丁目7番1号

⑪出 願 人 日本電気株式会社 弁理士 内 原

発明の名称

データ格納方式

特許請求の範囲

度々書き換えられる情報に対して第1のブロッ ク~第 n のブロックを割り当て情報の書き換えに 対しては新たな情報を前記第1のブロックから順 次に前記第nのブロックまで書き込み前記第nの ブロックの次には再び前記第1のブロックから順 次に書き込むように前記第1のブロック~第nの ブロックを繰り返して使用し、前記第1のブロッ ク~前記第nのブロックそれぞれに対応してそれ ぞれが1ビットからなる第1の使用情報ビット~ 第nの使用情報ビットを設け、第iのブロックに 新たな情報を書き込む時は前記第iの使用情報ビ ットを反転させ、情報を読み出す時は前記第1~ 第nの使用情報ビットを比較して前記第1~第n のブロックの内容のいずれか一つを有効な情報と

することを特徴とするデータ格納方式。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、データ格納方式に関し、特に電気的 消去可能プログラマブルメモリ(EEPROMと 称す)に対する度々書き換えられる情報の格納方 式に関する。

〔従来の技術う。

従来、この種のデータは内容にかかわらず1つ の情報に対し1つのアドレスが割り当てられてい た。

[発明が解決しようとする問題点]

上述の従来のデータ格納方式は、1つの情報に 対して1.つのアドレスが割り当てられているだけ で、度々書き換えられるデータによってEEPR OM全体の寿命が左右されてしまうという欠点が ある.

本発明のデータ格納方式は、度々書き換えられ る情報に対して第1のブロック~第 n のブロック

特開平3-228298(2)

(実施例)

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例におけるEEPRO Mのデータ格納図である。使用情報ビット1a、 1b、1c、1dは度々書き換えられる情報に対

ビットを 0 から 1 へ反転させ、第 2 ブロックに情報を書き込む。このようにして第 3 図の手順に従って順々に各ブロックを使用していくと、各ブロックの使用情報ビットの内容とその時 有効なブロックの関係は第 2 図のようにまとめられる。

逆に、この情報を読み出す場合には第4図の手順に従っておこなうことができる。

すなわち、第1プロックの使用情報ビット1aと第2プロックの使用情報ビット1bを比較し、異っていれば第1プロックの内容を有効な情報として読み出し、等しければ次に第2プロックの使用情報ビット1bと第3プロックの使用情報ビット1cについて同様な処理を行い、これらが等しければさらに使用情報ビット1cと使用情報ビット1dを比較し、等しければ第4プロックの内容を有効な情報として読み出す。

(発明の効果)

以上説明したように本発明は、EEPROM等において度々書き換えられる情報に対して1ビットの使用情報ビットを有する複数のブロックを割

して割り当てられたアドレス 0 0 0 0 0 0 0 0 3 (以下、第 1 ブロック〜第 4 ブロックと称す)の各ブロックに書き込まれた内容 2 a 2 b 2 c 2 c 2 d のうち、どのデータが有効であるかを示すものである。あまり書き換えられない情報に対してはそれぞれ 1 つのアドレスが割り当てられ、内容3、4、5 … (アドレス 0 0 0 4、0 0 0 6、0 0 0 7、…)が書き込まれていることを示している。

第3図は度々書き換えられる情報を実にして、 PROMに書き込む手順を示したります。この に初期設定はどの使用情報ビット1a~1d0の であるものとする。初期に第1プロックの 使用情報ビットを0から1へ反射をするので はでから1への時にでするので 使用情報ビットは1、他のでは、第1プロックの 使用情報ビットは1、他のプロックの 使用情報ビットは1、他のプロックの でのけれている。この状態を第1プロックの でのけれている。この状態を第1プロックの でのけれている。次に新たな情報を書き いているのでは第2プロックの使用情報

り当てることにより、各アドレスに対する書き込み回数を最小限におさえ、EEPROM等の全体の寿命を延ばしうる効果がある。

図面の簡単な説明

第1図は本発明の一実施例のデータ格納を示す 図、第2図は第1図における各使用情報ビット1 a~1dの内容とその時有効な内容の対応を示す 図、第3図および第4図はそれぞれ第1図の度々 審き換えられる情報の書き込み手順、読み出し手順を示すフローチャートである。

1 a, 1 b, 1 c, 1 d…使用情報ビット、2 a, 2 b, 2 c, 2 d…ブロックの内容、3、4, 5…アドレスに書き込まれた内容。

代理人 弁理士 內 原 習

特開平3-228298(3)





